Разработать и описать модуль статической ОЗУ

Территория рекламы

Введение

Микропроцессорная техника сейчас все активнее входит в пашу жизнь, постепенно замещая и вытесняя традиционную цифровую технику на «жесткой логике*. Универсальность, гибкость, простота проектирования аппаратуры, практически неограниченные возможности но усложнению алгоритмов обработки информации - все это обещает микропроцессорной технике большое будущее. На долю традиционной цифровой техники остаются только узлы и устройства, требующие максимального быстродействия, а также устройства с простейшими алгоритмами обработки информации. Обычная цифровая техника сегодня применяется для увеличения возможностей микропроцессорных систем, для их сопряжения с внешними устройствами, для увеличения их возможностей, то есть играет, но сути, вспомогательную роль. Таким образом, традиционную цифровую технику в самом недалеком будущем, по-видимому, ждет участь аналоговой техники, область применения которой в свое время сильно сузилась с появлением цифровой.

Цели и задачи

Основной целью курсовой работы является углубление,решение и закрепление знаний по дисцеплине "Цифровая схемотехника".Выполнение курсовой работы по дисциплине"Цифровая схематехника" ставит следующие задачи:

- Научиться работать с технической литературой

- Разработать и описать модуль статической ОЗУ информационной ёмкостью 16 кбайт с организацией 16384 по 8 разрядов построенных на БИС КР 537ру 10.

-  Произвести расчёт следующих параметров модуля:

Напряжение питания

Входное напряжение низкого уровня, UL

Входное напряжение высокого уровня,UH

Выходное напряжение низкого уровня,UOL

Выходное напряжение высокого уровня,UOH

Потребляемая мощность модуля

Средняя наработка на отказ

- Научиться оформлять техническую документацию в соответствии  с требованием Гос.стандарта и других систем стандартизации

- Приобрести технические навыки разработки маршрутного описания модуля.

1 Запоминающее устройство

(ЗУ) — устройство, предназначенное для записи и хранения данных. В основе работы запоминающего устройства может лежать любой физический эффект, обеспечивающий приведение системы к двум или более устойчивым состояниям.

Классификация

аналоговые;

цифровые.

По устойчивости записи и возможности перезаписи:

Постоянные (ПЗУ), содержание которых не может быть изменено конечным пользователем (например, BIOS). ПЗУ в рабочем режиме допускает только считывание информации.

Записываемые (ППЗУ), в которые конечный пользователь может записать информацию только один раз (например, CD-R).

Многократно перезаписываемые (ПППЗУ) (например, CD-RW).

Оперативные (ОЗУ) — обеспечивают режим записи, хранения и считывания информации в процессе её обработки. Быстрые, но дорогие ОЗУ (SRAM) строят на триггерах, более медленные, но более дешёвые разновидности ОЗУ — динамические ЗУ (DRAM) строят на элементах состоящих из ёмкости (конденсатора) и полевого транзистора, используемого в качестве ключа разрешения записи-чтения. В обоих видах ЗУ информация исчезает после отключения от источника питания (например, тока).

По энергозависимости:

энергонезависимые, записи в которых не стираются при снятии электропитания;

энергозависимые, записи в которых стираются при снятии электропитания;

статические, которым для хранения информации достаточно сохранения питающего напряжения;

динамические, в которых информация со временем разрушается (деградирует), и, кроме подачи электропитания, необходимо производить её периодическое восстановление (регенерацию).

По типу доступа:

С последовательным доступом (например, магнитные ленты).

С произвольным доступом (RAM; например, оперативная память).

С прямым доступом (например, жёсткие диски).

С ассоциативным доступом (специальные устройства, для повышения производительности баз данных).

По геометрическому исполнению:

дисковые (магнитные диски, оптические, магнитооптические);

ленточные (магнитные ленты, перфоленты);

барабанные (магнитные барабаны);

карточные (магнитные карты, перфокарты, флэш-карты, и др.);

печатные платы (карты DRAM, картриджи).

По физическому принципу:

перфорационные (с отверстиями или вырезами)

перфокарта 

перфолента

с магнитной записью

магнитные сердечники (пластины, стержни, кольца, биаксы)

магнитные диски

Жёсткий магнитный диск 

Гибкий магнитный диск

магнитные ленты 

магнитные карты

оптические 

CD 

DVD 

HD-DVD 

Blu-ray Disc

магнитооптические:

CD-MO

использующие накопление электростатического заряда в диэлектриках (конденсаторные ЗУ, запоминающие электроннолучевые трубки);

использующие эффекты в полупроводниках (EEPROM, флэш-память)

звуковые и ультразвуковые (линии задержки);

использующие сверхпроводимость (криогенные элементы);

другие.

По количеству устойчивых (распознаваемых) состояний одного элемента памяти:

двоичные

троичные

десятичные

Запоминающие устройства — устройства, предназначенные для записи, хранения и считывания информации, представленной в цифровом коде.

К основным параметрам цифровых ЗУ относятся информационная ёмкость (битов, тритов и т. д.), потребляемая мощность, время хранения информации, быстродействие.

Самое большое распространение цифровые запоминающие устройства приобрели в компьютерах (компьютерная память). Кроме того, они применяются в устройствах автоматики и телемеханики, в приборах для проведения экспериментов, в бытовых устройствах (телефонах, фотоаппаратах, холодильниках, стиральных машинах и т. д.), в пластиковых карточках, замках.Информационная ёмкость цифрового запоминающего устройства-равна количеству устойчивых (распознаваемых) состояний запоминающего устройства.

Количество состояний запоминающего устройства, состоящего из элементарных ячеек, определяется в комбинаторике и равно количеству размещений с повторениями:

               1.1 Динамическая память.

Динамическая память – DRAM (Dynamic RAM) – получила свое название от принципа действия ее запоминающих ячеек, которые выполнены в виде конденсаторов, образованных элементами полупроводниковых микросхем. С некоторым упрощением описания физических процессов можно сказать, что при записи логической единицы в ячейку конденсатор заряжается, при записи нуля – разряжается. Схема считывания разряжает через себя этот конденсатор, и, если заряд был ненулевым, выставляет на своем выходе единичное значение, и подзаряжает конденсатор до прежнего значения. При отсутствии обращения к ячейке со временем за счет токов утечки конденсатор разряжается и информация теряется, поэтому такая память требует постоянного периодического подзаряда конденсаторов (обращения к каждой ячейке) – память может работать только в динамическом режиме. Этим она принципиально отличается от статической памяти, реализуемой на триггерных ячейках и хранящей информацию без обращений к ней сколь угодно долго (при включенном питании). Благодаря относительной простоте ячейки динамической памяти на одном кристалле удается размещать миллионы ячеек и получать самую дешевую полупроводниковую память достаточно высокого быстродействия с умеренным энергопотреблением, используемую в качестве основной памяти компьютера. Основные недостатки такой памяти следующие: 1) необходимость регенерации зарядов на запоминающих емкостях через время, не меньшее, чем допустимое; 2) низкое быстродействие по сравнению со статической памятью.

Запоминающие ячейки микросхем DRAM организованы в виде двумерной матрицы. Адрес строки и столбца передается по мультиплексированной шине адреса MA (Multiplexed Address) и стробируется по спаду импульсов RAS# (Row Access Strobe) и CAS# (Column Access Strobe). Временная диаграмма «классических» циклов записи и чтения приведена на рис. 2.6.

Рис. 2.6. Временные диаграммы чтения и записи динамической памяти

Поскольку обращения (запись или чтение) к различным ячейкам памяти обычно происходят в случайном порядке, то для поддержания сохранности данных применяется регенерация памяти (Memory Refresh – «освежение» памяти) – регулярный циклический перебор ее ячеек (обращение к ним) с холостыми циклами. Регенерация в микросхеме происходит одновременно по всей строке матрицы при обращении к любой из ее ячеек. Максимальный период обращения к каждой строке ТRЕF (refresh time) для гарантированного сохранения информации у современной памяти лежит в пределах 8-64 мс. В зависимости от объема и организации матрицы для однократной регенерации всего объема требуется 512, 1024, 2048 или 4096 циклов обращений. При распределенной регенерации (distributed refresh) одиночные циклы регенерации выполняются равномерно с периодом tRF, который для стандартной памяти принимается равным 15,6 мкс. Период этих циклов называют «refresh rate».

Для памяти с расширенной регенерацией (extended refresh) допустим период циклов до 125 мкс. Возможен также и вариант пакетной регенерации (burst refresh), когда все циклы регенерации собираются в пакет (рис. 2.7,б), во время которого обращение к памяти по чтению и записи блокируется. При количестве циклов 1024 эти пакеты будут периодически занимать шину памяти примерно на 130 мкс, что далеко не всегда допустимо. По этой причине практически всегда выполняется распределенная регенерация, хотя возможен и промежуточный вариант – пакетами по нескольку (например, 4) циклов.

Рис. 2.7. Методы регенерации динамической памяти: а – одиночные циклы регенерации; б – пакетные циклы регенерация

Циклы регенерации могут организовываться разными способами. Классическим является цикл без импульса CAS# (рис. 2.8), сокращенно именуемый ROR (RAS Only Refresh – регенерация только импульсом RAS#). В этом случае адрес очередной регенерируемой строки выставляется контроллером памяти до спада RAS# очередного цикла регенерации, порядок перебора регенерируемых строк не важен.

Другой вариант – цикл CBR (CAS Before RAS), поддерживаемый практически всеми современными микросхемами памяти (рис. 2.8). В этом цикле регенерации спад импульса RAS# осуществляется при низком уровне сигнала CAS# (в обычном цикле обращения такой ситуации не возникает). В этом случае микросхема выполняет регенерацию строки, адрес которой находится во внутреннем счетчике микросхемы, и в задачу контроллера входит только периодическое формирование таких циклов. Во время спада RAS# сигнал WE# должен находиться в состоянии высокого уровня. Дополнительным преимуществом данного цикла является экономия потребляемой мощности за счет неактивности внутренних адресных буферов.

Рис. 2.8. Циклы регенерации динамической памяти

Микросхемы синхронной динамической памяти выполняют циклы CBR по команде Auto Refresh. А по команде Self Refresh или Sleep Mode они выполняют автономную регенерацию в энергосберегающем режиме. Такой возможностью обладают некоторые современные микросхемы, имеющие внутренний генератор. Вход в режим осуществляется как в цикл CBR, но сигнал RAS# должен быть активен более 100 мкс. Информация в таком состоянии будет храниться сколь угодно долго при наличии питающего напряжения. Выход из этого «спящего» состояния осуществляется по подъему сигналов RAS# и CAS#.

Цикл скрытой регенерации (hidden refresh) – разновидность цикла CBR: здесь в конце полезного цикла чтения или записи сигнал CAS# удерживается на низком уровне, a RAS# поднимается и снова опускается, что и является указанием микросхеме на выполнение цикла регенерации по внутреннему счетчику (рис. 2.9). При этом слово «скрытость» не всегда означает экономию времени (затраты на регенерацию остаются теми же, что и в обычном CBR, хотя в принципе возможно предельное укорочение активной части импульса CAS# при чтении). Во время скрытой регенерации после цикла чтения выходные буферы сохраняют только что считанные данные (в обычном CBR выходные буферы находятся в высокоимпедансном состоянии).

Регенерация основной памяти в PC/XT осуществлялась каналом DMA-0. Сигнал Refr, вырабатываемый каждые 15,6 мкс по сигналу от первого канала таймера-счетчика 8253/9254 (порт 04lh), вызывает холостой цикл обращения к памяти для регенерации очередной строки.

Рис. 2.9. Скрытая регенерация (Hidden Refresh)

В современных компьютерах регенерацию основной памяти берет на себя чипсет, и его задача – по возможности использовать для регенерации циклы шины, не занятые ее абонентами (процессорами и активными контроллерами). Самые эффективные контроллеры регенерации (smart refresh) ставят запросы на регенерацию в очередь, которую обслуживают в свободное для шины время, и только если запросов накапливается больше предельного количества, откладывается текущий цикл обмена по шине и цикл регенерации выполняется немедленно. Модули памяти в разных банках могут регенерироваться одновременно, но при использовании чередования (interleaving) для экономии времени целесообразно производить регенерацию одного банка во время полезного обращения к другому. Некоторые системные платы позволяют использовать режим пониженной частоты регенерации (slow refresh), однако его можно применять только с модулями памяти, допускающими режим Extended Refresh.

Динамическая память, используемая в видеобуферах графических адаптеров, специальных циклов регенерации, как правило, не требует, поскольку частота ее чтения для регенерации изображения вполне достаточна для сохранения информации.

Временная диаграмма, приведенная на рис. 2.8, может быть модифицирована для случая последовательного обращения к ячейкам, принадлежащим к одной строке матрицы. В этом случае адрес строки выставляется на шине только один раз и сигнал RAS# удерживается на низком уровне на время всех последующих циклов обращений, которые могут быть как циклами записи, так и чтения. Такой режим обращения называется режимом быстрого страничного обмена FPM (Fast Page Mode), иногда просто Page Mode, его временная диаграмма приведена на рис. 2.10.

Рис. 2.10. Страничный режим считывания стандартной DRAM (FPM)

Понятие «страница» на самом деле относится к строке (row), а состояние с низким уровнем сигнала RAS# называется «открытой страницей». Преимущество данного режима заключается в экономии времени за счет исключения фазы выдачи адреса строки из циклов, следующих за первым, что позволяет повысить производительность памяти. Для памяти с временем доступа 60 нc время цикла обмена внутри страницы может быть сокращено до 35 нc. Режим FPM организуется контроллером динамической памяти (то есть чипсета). Однако по сложившейся терминологии обозначение FPM относят к «стандартным» микросхемам и модулям динамической памяти, которые не являются EDO, BEDO или SDRAM. Иногда их все-таки более точно называют стандартными (Std). Преимуществами FPM позволяет воспользоваться конвейерная адресация.

Обратим внимание на то, что информация на выходе микросхем стандартной DRAM появляется с некоторой задержкой относительно спада импульса CAS# и держится только во время его низкого уровня. После подъема CAS# выходной буфер микросхемы переводится в третье (высокоимпедансное) состояние. Стандартная память со временем доступа 60-70 нc в режиме быстрого страничного обмена при частоте системной шины 66 МГц может обеспечить лучший пакетный цикл чтения 5-3-3-3.

Следующей модификацией памяти, направленной на повышение производительности при том же быстродействии запоминающих элементов, явилась память EDO (Enhanced Data Out) DRAM. Эта память содержит регистр-защелку (data latch) выходных данных, что обеспечивает некоторую конвейеризацию работы для повышения производительности при чтении. Регистр «прозрачен» при низком уровне сигнала CAS#, а по его подъему фиксирует текущее значение выходных данных до следующего его спада. Перевести выходные буферы в высокоимпедансное состояние можно либо подъемом сигнала ОЕ# (Output Enable), либо одновременным подъемом сигналов CAS# и RAS#, либо импульсом WE#, который при высоком уровне CAS# не вызывает записи (в ПК управление по входу ОЕ# практически не используют).

Временная диаграмма работы с EDO-памятью в режиме страничного обмена приведена на рис. 2.11, этот режим иногда называют гиперстраничным режимом обмена НРМ (Hyper Page mode).

Рис. 2.11. Страничный режим считывания EDO DRAM (HPM)

Его отличие от стандартного заключается в подъеме импульса CAS# до появления действительных данных на выходе микросхемы. Считывание выходных данных может производиться внешними схемами вплоть до спада следующего импульса CAS#, что позволяет экономить время за счет сокращения длительности импульса CAS#. Время цикла внутри страницы для памяти со временем доступа 60 нc уменьшается с 35 нc (28,5 МГц) у стандартной DRAM до 25 нc (40 МГц) у EDO, повышая производительность в страничном режиме на 40%. EDO-память со временем доступа 60-70 нc в режиме гиперстраничного обмена при частоте системной шины 66 МГц может обеспечить лучший пакетный цикл чтения 5-2-2-2.

Микросхемы EDO DRAM применяются в SIMM-72 и DIMM-модулях, эти модули конструктивно и по назначению выводов совместимы со стандартными (FPM). Все EDO-модули не имеют бит паритета. Контрольные разряды 36-битных EDO-модулей могут использоваться только в ЕСС-памяти, в которой доступ осуществляется всегда сразу ко всем байтам.

Для отключения выходных буферов EDO-памяти внутри страничного цикла обычно используют сигнал WE#, не вызывающий записи во время неактивной фазы CAS# (рис. 2.12, кривая а). По окончании цикла буферы отключаются лишь по снятию сигнала RAS# (рис. 2.12, кривая б).

Рис. 2.12. Управление выходным буфером EDO DRAM

Задержка отключения выходных буферов затрудняет применение чередования банков, из-за чего некоторые системные платы не поддерживают Bank Interleaving для EDO-памяти. Микросхемы EDO применяются как в основной памяти, так и в видеопамяти современных графических адаптеров.

Результатом дальнейшего развития конвейерной архитектуры модулей памяти явилась BEDO (Burst EDO) DRAM. В микросхемах данного типа кроме регистра-защелки выходных данных, стробируемого теперь по фронту импульса CAS#, содержится еще и внутренний счетчик адреса столбцов для пакетного цикла. Это позволяет выставлять адрес столбца только в начале пакетного цикла (рис. 2.13), а во 2-й, 3-й и 4-й передачах импульсы CAS# только запрашивают очередные данные. В результате удлинения конвейера выходные данные как бы отстают на один такт CAS#, зато следующие данные появляются без тактов ожидания процессора, чем обеспечивается лучший цикл чтения 5-1-1-1 для BEDO-памяти со временем доступа 60 нc при частоте шины до 66 МГц. Задержка появления первых данных пакетного цикла окупается повышенной частотой приема последующих. BEDO-память применяется в модулях SIMM-72 и DIMM, но поддерживается далеко не всеми чипсетами.

Рис. 2.13. Страничный режим считывания BEDO DRAM

Наиболее перспективна SDRAM (Synchronous DRAM) – быстродействующая синхронная динамическая память, работающая на частоте системной шины без тактов ожидания внутри пакетного цикла, и обеспечивающая цикл чтения 5-1-1-1 на частотах до 100 МГц. От обычной (асинхронной) динамической памяти, у которой все внутренние процессы инициируются только сигналами RAS#, CAS# и WE#, память SDRAM отличается использованием постоянно присутствующего сигнала тактовой частоты системной шины. Это позволяет создавать внутри микросхемы высокопроизводительный конвейер на основе ячеек динамической памяти со вполне обычным временем доступа (50-70 нc). Синхронный интерфейс обеспечивает трехкратный выигрыш в производительности по сравнению с традиционными микросхемами DRAM, имеющими запоминающие ячейки с тем же быстродействием. Микросхемы SDRAM являются устройствами с программируемыми параметрами, со своим набором команд и внутренней организацией чередования банков. Кроме команд записи и чтения с программируемыми параметрами пакетного цикла имеются команды автоматической регенерации и перевода в режим хранения данных с пониженным энергопотреблением. Длина пакетного цикла чтения и записи (burst length) может программироваться (1, 2, 4, 8 или 256 элементов), цикл может быть прерван специальной командой (без потери данных). Задержка данных (количество тактов) относительно команды чтения программируется для оптимального согласования быстродействия памяти с частотой системной шины. Конвейерная адресация позволяет инициировать очередной цикл обращения до завершения предыдущего. Автоматическая регенерация (цикл CBR) выполняется по командам «Auto Refresh» (REFR), для сохранения информации требуется выполнение команд REFR с периодом 15,6 мкс (стандартная регенерация, 4096 команд за 64 мс). Существуют и модификации с пониженной частотой регенерации (extended refresh). По команде «Self Refresh» (SLFR) память переходит в режим саморегенерации, для которой не требуется никаких внешних обращений. В этом режиме операции чтения и записи запрещены. Возможен также и перевод в режим хранения с пониженным потреблением, при котором отключается питание внешних буферов. На рис. 2.14 приведены временные диаграммы пакетных циклов записи и чтения синхронной памяти. Все входные сигналы считаются действительными во время положительного перепада тактового сигнала CLK. Текущая команда определяется комбинацией сигналов на управляющих входах RAS#, CAS#, WE#, A11 и А10 при низком уровне CS#.

Рис. 2.14. Временные диаграммы пакетных циклов SDRAM: А и В – данные для записи по адресу R0/C0 и R0/C0+1, С и D – данные, считанные по адресу R0/C1 и R0/C1 +1

Внутренний счетчик адреса работает по модулю, равному запрограммированной длине пакетного цикла (например, при burst length = 4 он не позволяет перейти границу обычного четырехэлементного пакетного цикла). Кроме того, порядок счета адресов внутри пакетного цикла соответствует специфическому порядку (interleaved). Микросхемы синхронной памяти обычно имеют сигнал, выбирающий режим счета: чередование (для процессоров Intel) или последовательный счет (для Power PC).

По причине существенного отличия интерфейса микросхемы SDRAM не могут быть установлены в модули SIMM, они применяются в DIMM или устанавливаются прямо на системную (или графическую) плату.

SDRAM вошла в обиход в конце 1996 года. Три стандарта сменилось с тех пор – РС-66, РС-100 и РС-133 (цифра означает тактовую частоту памяти в мегагерцах).

DDR SDRAM (double data rate SDRAM) отличается от обычной SDRAM тем, что на той же частоте имеет вдвое большую пропускную способность. Правда, речь идет только о передаче потока данных, тогда как запросы на их получение поступают с той же скоростью, что и у SDRAM. Спецификации DDR-памяти получили название не по частоте, как в случае SDRAM, а по пропускной способности, измеряемой мегабайтами в секунду, – РС-1600 и РС-2100. Существует еще более быстрая РС-2700, работающая на частоте 333 МГц и способная работать на системных платах с наборами микросхем VIA (для Athlon и Pentium 4) и SIS (для Pentium 4). DDR SDRAM – оптимальное решение для любой современной системы, вне зависимости от того, построена она на процессоре Intel или AMD.

    1.2 Статическая память.

Статическая память - SRAM (Static Random Access Memory), как и следует из ее названия, способна хранить информацию в статическом режиме - то есть сколь угодно долго при отсутствии обращений (но при наличии питающего напряжения). Ячейки статической памяти реализуются на триггерах - элементах с двумя устойчивыми состояниями. По сравнению с динамической памятью эти ячейки более сложны и занимают больше места в кристалле, однако они проще в управлении и не требуют регенерации. Быстродействие и энергопотребление статической памяти определяется технологией изготовления и схемотехникой запоминающих ячеек. Самая экономичная статическая память КМОП (или CMOS Memory) в тоже время и самая медленная память такого типа, имеет время доступа более 100 наносекунд, но зато пригодна для длительного хранения информации при питании от маломощной батареи. Применяется CMOS память в персональных компьютерах для хранения данных о конфигурации и для реализации внутренних часов.Самая быстродействующая статическая память имеет время доступа в несколько наносекунд, что позволяет ей работать на частоте системной шины процессора, не требуя от него тактов ожидания. Относительно высокая удельная стоимость хранения информации и высокое энергопотребление при низкой плотности упаковки элементов не позволяет использовать SRAM в качестве оперативной памяти компьютеров. Статические запоминающие устройства (SRAM) имеют перед динамическими то преимущество, что у них время выборки практически равно времени цикла записи или чтения. Выполненная по той же технологии что и процессор, статическая память имеет высокое быстродействие. Главным ограничением в использовании статической памяти является стоимость. При равной емкости с динамической, статическая память примерно в четыре раза дороже. Поэтому данный вид памяти получил распространение в высокопроизводительных системах в качестве внешней (относительно процессора) кэш памяти. Соотношение цена/производительность в этих системах играет не столь существенную роль. Однако, с появлением микросхем статической памяти большой емкости и ее удешевлением произойдет изменение сложившегося стереотипа использования схем памяти и производители компьютеров, возможно, пойдут на замену динамической памяти статической, пока же элементы статической памяти используются в оперативной динамической памяти, как быстрый конвейерный буфер для подготовки данных к выдаче на шину данных каждый такт системной шины.Структура микросхемы статической памяти Элементом памяти в статических ОЗУ является триггер, выполненный на транзисторах. Структура микросхемы статической памяти (рис.1.) включает матрицу накопителя содержащую М x N элементов памяти.

Рис.1. Структура микросхемы статической памятисо словарной организацией.

Для временного хранения адреса используются адресные регистры кода адреса строки и кода адреса столбца. В состав микросхемы памяти входят дешифраторы кодов адреса строк и столбцов, усилители записисчитывания, устройство вводавывода и устройство управления. Для управления интегральной схемой (ИС) предназначены адресные сигналы A0 ...АК, обеспечивающие обращение к заданному элементу памяти (ЭП). Если статическая память выполнена в виде самостоятельной микросхемы, а не располагается непосредственно на кристалле процессора ( внутренняя кэш память), линии ее входа чаще всего объединяют с линиями выхода, и требуемый режим работы приходится определять по состоянию специального вывода WE (Write Enable) - разрешение записи. Высокое состояние вывода WE готовит микросхему к чтению данных, а низкое - к записи. В статической памяти, размещенной на одном кристалле с процессором линии входа и выхода данных не объединяют, и поэтому содержимое одной ячейки можно читать параллельно с записью другой. Для выбора микросхемы используется управляющий сигнал CS (Chip Select), разрешающий доступ к накопителю по информационным входамвыходам DIO. Матрица накопителя состоит из строк и столбцов, на пересечении которых размещены элементы памяти. По своему устройству матрица элементов статической памяти практически ничем не отличается от аналогичной ей матрицы элементов динамической памяти. Важное отличие интерфейса статической памяти от интерфейса динамической памяти заключается в том, что в микросхемах статической памяти, имеющих значительно меньшую емкость (следовательно, меньшее количество адресных линий), можно не прибегать к мультиплексированию адреса строки и колонки. Для достижения наивысшей производительности, номера строк и столбцов передаются одновременно. Если в динамической памяти обращение к первой ячейке памяти требует 5-6 тактов, то в статической памяти для первого обращения достаточно 2-3х тактов системной шины.Адрес ячейки памяти принимается в адресный регистр. Затем номера столбцов и строк поступают на декодеры адреса столбца и строки соответственно. После декодирования расшифрованный номер строки поступает на дополнительный декодер, вычисляющий, принадлежащую ей матрицу (обычно при организации микросхемы используется несколько матриц элементов памяти). В результате таких преобразований адреса открывается доступ к требуемой ячейке памяти или странице (современные микросхемы статической памяти, как и динамической, имеют страничную организацию). В зависимости от выбранного режима работы чувствительный усилитель, подсоединенный к шине данных матрицы, либо считывает состояние триггеров соответствующей строки матрицы, либо осуществляет запись информации.Элемент статической памятиЭлемент статической памяти, вариант схемотехнической реализации которого по КМДП технологии приведен на pис.2, составляет статический триггер на МДП- транзисторах. Для построения триггера используются транзисторы VT1 - VT2 с каналами n - типа, VT3 - VT4 с каналами p - типа и ключи на транзисторах VT5, VT6, через которые триггер подключается к информационным шинам PШ0 и PШ1. Состояние ключей зависит от уровня сигнала дешифратора на шине строки Xi. При Xi = “1” - ключи открыты и информация с шин PШ0 и PШ1 записывается в триггер или передается из него на выход. Прием и передача информации производится парафазным кодом. Если состояние РШ1=D, то состояние РШ2 = D, при “0” на шине строки Xi - ключи закрыты, и триггер находится в режиме хранения. Для хранения информации в триггере необходим источник питания. При обращении к ИС для записи “0” или “1” следует подать соответствующие уровни на входы DIO, а затем подать код адреса, разрешающий сигнал CS и сигнал WR, соответствующий режиму записи. при подаче указанных сигналов возбуждается строка, выбранная дешифратором кода адреса строк, и открывается доступ по информационным (разрядным) шинам ко всем ЭП данной строки, одновременно возбуждается один из выходов дешифратора кода адреса столбцов, который коммутирует соответствующие столбцы читаемого слова на устройство ввода.

Рис.2. Элемент статической памяти.

Доступ к разрядным шинам выбранного столбца со стороны устройства вводавывода обеспечивает сигнал CS =1. Hастpойка устройства вводавывода на прием сигнала со входа DIO осуществляется сигналом WR = “1”.Обращение к ИС для считывания информации происходит аналогично при значении сигнала WR равном “0”. Чтение и запись данных, организация ввода/выводаОбычно для реализации устройств вводавывода применяют усилители - формирователи ключевого типа с тремя состояниями выхода. Для одного разряда данных два таких усилителя образуют устройство ввода ОУ2 и вывода ОУ1 информации (рис.3.) Вход ОУ1 и выход ОУ2 соединены с шиной ввода-вывода с системной шиной данных. Для управления состоянием ключей предназначены сигналы V1 и V2, которые могут принимать значения "0" или "1", причем в одних устройствах выход переходит в третье состояние при "1" на управляющем входе V, в других - при “0”. Уровни сигналов CS и WE определяют уровни сигналов V1 и V2 так, что при запрещении сигналом CS=0 обращения к матрице накопителя, сигналы управления имеют нулевое значение и выходы ключей переходят в третье (высокоимпедансное) состояние. В режиме записи CS="1", WE ="1" открыт ключ У1, а у ключа У2 выход находится в третьем состоянии, в режиме считывания наоборот, открыт ключ У2, а у ключа У1 выход находится в третьем состоянии.

Рис.3. Устройство вводавывода

Быстрая и дорогая статическая память используется обычно в качестве кэш (процессорного внутреннего или внешнего), где хранится наиболее часто используемая процессором информация. При этом процессор оказывается менее зависим от быстродействия динамического ОЗУ. Высокопроизводительные микросхемы динамических ОЗУ, выполненные по новым технологиям, не в состоянии пока обеспечить достаточно высокого уровня производительности динамической оперативной памяти без использования статической кэш памяти.

    1.3 Энергонезависимая память типа Rom.

Память типа ROM (ПЗУ – постоянное запоминающее устройство) предназначена только для хранения информации, а записывать или изменять в ней что-либо нельзя. Именно данное условие указывает на то, что данную память используют только для чтения данных.

 

Память ROM еще называется энергонезависимо памятью, поскольку любая информация, которая была в нее занесена, будет сохранена даже при выключении питания компьютера, и уже именно поэтому в Память ROM заносятся команды запуска ПК, проще говоря, в нее помещают программное обеспечение, которое загружает систему.

Прошу учесть, что оперативная память и ROM-память – это не различные понятия, как считают некоторые. Если подойти к решению данного разногласия изнутри, то на самом деле все решается очень даже просто, так как память типа ROM – это часть оперативной памяти системы.

Очень Важно помнить, что большая часть кода Bios находится в памяти ROM на материнской плате, но при этом  платы адаптеров также оснащены подобными микросхемами.  В таких микросхемах размещаются различные подпрограммы Bios, а также драйверы, которые используются конкретной платой. Особенно это касается тех плат, которые должны начинать работу вместе со стартом системы, то есть сразу же после нажатия на кнопку Power (частности это имеет непосредственное отношение к видеоадаптеру). Если же платы расширения не нуждаются в драйверах на самом начальном этапе загрузки системы, то и памятью типа ROM они начинены не будут, так как нужное ПО может быть загружено позже с жесткого диска, то есть на завершающей стадии загрузки операционной системы.

Сейчас большинство систем использует одну из форм флэш-памяти, которая носит следующее название - электрически стираемая программируемая постоянная память  (Electrically Erasable Programmable Read-only Memory — EEPROM). Задействование флэш-памяти в таком месте было придумано очень кстати, так как она является и энергонезависимой и перезаписываемой, и при всем при этом дает пользователям шанс на модификацию ROM памяти программно-аппаратных средств и системных плат, также как и других компонентов…

1.5.Микросхема кр537 РУ 10

Назначение

 

Микросхема  КР537РУ10  представляет  собой  оперативное  запомнающее  устройство  статического типа, изготовленное по КМОП технологии.  Информационная емкость микросхемы 2048бит.

  

← Предыдущая
Страница 1
Следующая →

Скачать

кур.rtf

кур.rtf
Размер: 2.6 Мб

Бесплатно Скачать

Пожаловаться на материал

Основной целью курсовой работы является углубление,решение и закрепление знаний по дисцеплине \"Цифровая схемотехника\".Выполнение курсовой работы по дисциплине\"Цифровая схематехника\"

У нас самая большая информационная база в рунете, поэтому Вы всегда можете найти походите запросы

Искать ещё по теме...

Похожие материалы:

Специфіка науково-дослідницької діяльності

Лекція. Завдання і зміст курсу. Поняття про науку. Основні поняття науки. Науково-дослідницька діяльність студентів. Організація творчої діяльності. Психологія наукової творчості.

Теория организации

Теория организации Природа и сущность. Государственные и муниципальные организации. Внутренняя и внешняя среда организации. Сущность теории организации. Тенденции развития теории организации в России. Формирование уровней иерархии в организации. Формулировка закона единства анализа и синтеза.

Вопросы к экзаменам по курсу " Отечественная история"

Восточные славяне в древности. Предпосылки образования Древнерусского государства.

Реферат на тему: Интуиция в философии и науке

Понятие, сущность интуиции. Виды интуиции. Интуиция в философии. Интуиция в науке. Темой данной работы является: «Интуиция в философии и науке».

Психологические особенности пациентов с туберкулезом легких

Дипломная работа по специальности Клиническая психология

Сохранить?

Пропустить...

Введите код

Ok